(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-65699

(43)公開日 平成11年(1999)3月9日


(51) Int.Cl. ⁶		識別記号		FΙ					
G06F	1/10			G 0	6 F	1/04		3 3 0 A	
H01L	21/82			H0:	3 K	3/02		J	
	27/04					5/13			
	21/822			Н0	1 L	21/82		W	
H03K	3/02					27/04		D	
			審査請求	未請求	請求	項の数10	OL	(全 13 頁)	最終頁に続く
(21)出願番号		特願平10-90176		(71)	出願人	0002211	199		
						東芝マ	イクロ	エレクトロニ	クス株式会社
(22)出願日		平成10年(1998) 4月2日		神奈川県川崎市川崎区駅前本町25番地1					
				(71)	出願人	0000030	078		
(31)優先権主張番号		特願平9-156353				株式会	社東芝		
(32)優先日		平 9 (1997) 6 月13日		神奈川県川崎市幸区堀川町72番地					
(33)優先権主張国		日本 (JP)		(72)発明者			亮	-	
						神奈川』	県川崎	市川崎区駅前	本町25番地 1
						東芝マー	イクロ	エレクトロニ	クス株式会社内
				(72)発明者 坂 上 健 二					
						神奈川	県川崎	市川崎区駅前	本町25番地 1
						東芝マ	イクロ	エレクトロニ	クス株式会社内
				(74)	代理人	、 弁理士	佐藤	一雄(外	3名)
									最終頁に続く

(54) 【発明の名称】 半導体集積回路装置

(57)【要約】

【課題】 プロセスによる変動があってもクロックスキューを可及的に低減する。

【解決手段】 クロック信号を出力するDLL回路と、このDLL回路の出力端に一端が接続されて前記クロック信号を通す少なくとも1個の配線部と、この配線部を介して前記DLL回路からのクロック信号を受ける少なくとも1個の負荷回路とを備える複数の機能ブロックを有し、前記DLL回路は基準クロックと前記配線部の他端からのクロック信号との位相差が所定値となるクロック信号を出力することを特徴とする。



l

【特許請求の範囲】

【請求項1】第1のクロック信号を出力するDLL回路 上、

このDLL回路の出力端に一端が接続されて前記第1の。 クロック信号を通す少なくとも1個の配線部と、

この配線部を介して前記DLL回路からの第1のクロッ ク信号を受ける少なくとも1個の負荷回路と、

を各々が備える複数の機能ブロックを有し、

前記DLL回路は基準クロック信号と前記配線部の他端 から出力される第2のクロック信号との位相差が所定値 10 となる第1のクロック信号を出力することを特徴とする 半導体集積回路装置。

【請求項2】前記複数の機能ブロックの内の少なくとも Lつの機能ブロックの前記配線部は複数個設けられ、か つ各配線部には各配線部に対応して少なくとも1個の負 荷回路が設けられ、前記複数個の配線部の各々の一端は 短絡されて前記DLL回路の出力を受け、前記複数個の 配線部の各々の他端が短絡されて前記第2のクロック信 号が入力される前記D L L 回路の入力端に接続されてい ることを特徴とする請求項工記載の半導体集積回路装

【請求項3】前記複数の機能ブロックの配線部の他端は 短絡され、この短絡された末端からの第2のクロック信 号と、外部から送られてくるクロック信号とに基づいて 前記基準クロック信号を生成して前記複数の機能ブロッ クの各々のDLL回路に前記基準クロック信号を送出す るPLL回路を更に備えていることを特徴とする請求項 1または2記載の半導体集積回路装置。

【清求項4】前記DLL回路は、

前記基準クロック信号に基づいてこの基準クロック信号。 からの遅延量が異なる複数の遅延信号を生成する遅延回 路と、前記基準クロック信号と前記配線部の他端からの 第2のクロック信号との位相を比較し、位相差が所定値 となる制御信号を出力する位相比較回路と、前記制御信 号に基づいて前記複数の遅延信号の中から1つの遅延信 号を選択して前記配線部に出力する手段と、を備えてい ることを特徴とする請求項1万至3のいずれかに記載の 半導体集積回路装置。

【請求項5】前記遅延回路は複数の遅延素子が直列に接 4記載の半導体集積回路装置。

【請求項6】前記遅延回路は各々が複数個の遅延素子が 直列に接続された複数個の直列回路を有し、これらの複 数個の直列回路は並列に接続され、かつ各直列回路の遅 延量は異なっていることを特徴とする請求項4記載の半 導体集積回路装置。

【請求項7】基準クロック信号とこの基準クロック信号 の位相をシフトした少なくとも1個のシフトクロック信 号を受けて第1のクロック信号を出力するDLL回路 上、

2

このDしし回路の出力端に一端が接続されて前記第1の クロック信号を通す少なくとも1個の配線部と、

この配線部を介して前記DLL回路からの第1のクロッ ク信号を受ける少なくとも1個の負荷回路と、

を各々が備える複数の機能ブロックを有し、

前記DLL回路は基準クロック信号と前記配線部の他端 から出力される第2のクロック信号との位相差が所定値 となる第1のクロック信号を出力することを特徴とする 半導体集積回路装置。

【請求項8】前記複数の機能ブロックの内の少なくとも 1つの機能ブロックの前記配線部は複数個設けられ、か つ各配線部には各配線部に対応して少なくとも、1個の負 荷回路が設けられ、前記複数個の配線部の各々の一端は 短絡されて前記DLL回路の出力を受け、前記複数個の 配線部の各々の他端が短絡されて前記第2のクロック信 号が入力される前記DLL回路の入力端に接続されてい ることを特徴とする請求項7記載の半導体集積回路装

【請求項9】外部から送られてくるクロック信号に基づ 20 いて前記基準クロック信号と前記シフトクロック信号と を生成して前記複数の機能ブロックの各々のDLL回路 に送出するPLL回路を更に備えたことを特徴とする請 求項7または8記載の半導体集積回路装置。

【請求項10】前記シフトクロック信号は前記基準クロ ック信号の位相を90度遅らした第1のシフトクロック 信号であり、

前記DLL回路は、

前記基準クロック信号および前記第1のシフトクロック 信号に基づいてこの基準クロック信号から位相が180 度遅れた第2のシフトクロック信号および前記第1のシ フトクロック信号から180度遅れた第3のシフトクロ ック信号を生成するシフトクロック生成手段と、

指令信号に基づいて、前記基準クロック信号、第1乃至 第3のシフトクロック信号の中から1つのクロック信号 を選択して、この選択したクロック信号を出力する選択 1回路 5

前記配線部の他端から出力される第2のクロック信号と 前記基準クロック信号との位相を比較してこの第2のク ロック信号の、前記基準クロック信号からの位相遅れ量 続された直列回路を有していることを特徴とする請求項 40 を検出し、この位相遅れ量に基づいて前記指令信号を前 記選択回路に送出する位相比較回路と、

> この位相比較回路によって検出された位相遅れ量に応じ た遅延を前記選択回路から出力されたクロック信号に与 えて前記配線部に出力する遅延回路と、

を備えたことを特徴とする請求項7乃至9のいずれかに 記載の半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体集積回路装置 50 に関する。

[0002]

【従来の技術】近年半導体集積回路装置は大規模化さ れ、半導体集積回路装置を構成する各機能ブロック等に クロックを適切な遅延時間で分配することが重要となっ

【0003】各機能ブロックにクロックを等遅延時間と なるように分配する、従来の半導体集積回路装置の例を 図7に示す。図7において、負荷回路76i(i=a, b, c, d)を含む機能ブロック61iをツリー構造と し、各機能ブロックの終端節点(リーフ)で等遅延時間 となるように回路シミュレータによって配置する。そし て弱まったクロック信号 f を増幅するために各節点には バッファ71, 72, 73a, 73b, 74a~74 d, 75a~75d, 76a~76dが設けられてい

【0004】また図8に示すように、図7に示す従来の 半導体集積回路装置において各機能ブロック61i(i =a, b, c, d) の終端節点を短絡させることによ り、各機能ブロック61主の終端節点でのクロック信号 の位相差を低減させることも行われている。

[0005]

【発明が解決しようとする課題】しかしながら、上述の 従来の半導体集積回路装置においては、設計時には遅延 時間が適切に分配されていても製造プロセスの変動等に よって各機能ブロックの入力端でクロック信号に位相差 が生じてしまうという問題がある。この製造プロセスの 変動等によって生じる位相差を考慮して設計段階で回路 シュミュレーションを行うことは可能であるが、非常に 時間がかかり、効率的ではない。

【0006】本発明は上記事情を考慮してなされたもの であって、プロセスによる変動等があってもクロックス キューが生じるのを可及的に防止することのできる半導 体集積回路装置を提供することを目的とする。

[0007]

【課題を解決するための手段】本発明による半導体集積 回路装置は、クロック信号を出力するDLL回路と、こ のDLL回路の出力端に一端が接続されて前記クロック 信号を通す少なくとも1個の配線部と、この配線部を介 して前記DLL回路からのクロック信号を受ける少なく とも1個の負荷回路と、を備える複数の機能ブロックを 40 有し、前記DLL回路は基準クロック信号と前記配線部 の他端からのクロック信号との位相差が所定値となるク ロック信号を出力することを特徴とする。

【0008】なお、前記複数の機能ブロックの内の少な くとも1つの機能ブロックの前記配線部は複数個設けら れ、かつ各配線部には各配線部に対応して少なくとも1 個の負荷回路が設けられ、前記複数個の配線部の各々の 一端は短絡されて前記DLL回路の出力を受け、前記複 数個の配線部の各々の他端が短絡されて前記クロック信 号が入力される前記D.L.L回路の入力端に接続されてい 50 クロック信号の位相を90度遅らした第1のシフトクロ

るように構成しても良い。

【0009】なお、前記複数機能ブロックの配線部の他 端は短絡され、この短絡された末端からのクロック信号 と、外部から送られてくるクロック信号とに基づいて前 記基準クロック信号を生成して前記複数の機能ブロック の各々のDLL回路に前記基準クロック信号を送出する PLL回路を更に備えているように構成しても良い。

4

【OOLO】なお、前記DLL回路は、前記基準クロッ ク信号に基づいてこの基準クロック信号からの遅延量が - 10 異なる複数の遅延信号を生成する遅延回路と、前記基準 クロック信号と前記配線部の他端からのクロック信号と の位相を比較し、位相差が所定値となる制御信号を出力 する位相比較回路と、前記制御信号に基づいて前記複数 の遅延信号の中から1つの遅延信号を選択して前記配線 部に出力する手段と、を備えているように構成しても良

【0011】なお、前記遅延回路は複数の遅延素子が直 列に接続された直列回路を有しているように構成しても 良い。

20 【0012】なお、前記遅延回路は各々が複数個の遅延 素子が直列に接続された複数個の直列回路を有し、これ らの複数個の直列回路は並列に接続され、かつ各直列回 路の遅延量は異なっているように構成しても良い。

【0013】また、本発明による半導体集積回路装置 は、基準クロック信号とこの基準クロック信号の位相を シフトした少なくとも1個のシフトクロック信号を受け て第1のクロック信号を出力するDLL回路と、このD L L 回路の出力端に一端が接続されて前記第1のクロッ ク信号を通す少なくとも1個の配線部と、この配線部を 30 介して前記DLL回路からの第1のクロック信号を受け る少なくとも1個の負荷回路と、を各々が備える複数の 機能ブロックを有し、前記DLL回路は基準クロック信 号と前記配線部の他端から出力される第2のクロック信 号との位相差が所定値となる第1のクロック信号を出力 することを特徴とする。

【0014】なお、前記複数の機能ブロックの内の少な くとも1つの機能ブロックの前記配線部は複数個設けら れ、かつ各配線部には各配線部に対応して少なくとも1 個の負荷回路が設けられ、前記複数個の配線部の各々の 一端は短絡されて前記DLL回路の出力を受け、前記複 数個の配線部の各々の他端が短絡されて前記第2のクロ ック信号が入力される前記DLL回路の入力端に接続さ れるように構成しても良い。

【0015】なお、外部から送られてくるクロック信号 に基づいて前記基準クロック信号と前記シフトクロック 信号とを生成して前記複数の機能ブロックの各々のDL 上回路に送出するPLL回路を更に備えるように構成し

【0016】なお、前記シフトクロック信号は前記基準

ック信号であり、前記DLL回路は、前記基準クロック 信号および前記第1のシフトクロック信号に基づいてこ の基準クロック信号から位相が180度遅れた第2のシ フトクロック信号および前記第1のシフトクロック信号 から180度遅れた第3のシフトクロック信号を生成す るシフトクロック生成手段と、指令信号に基づいて、前 記基準クロック信号、第1乃至第3のシフトクロック信 号の中から1つのクロック信号を選択して、この選択し たクロック信号を出力する選択回路と、前記配線部の他 端から出力される第2のクロック信号と前記基準クロッ ク信号との位相を比較してこの第2のクロック信号の、 前記基準クロック信号からの位相遅れ量を検出し、この 位相遅れ量に基づいて前記指令信号を前記選択回路に送 出する位相比較回路と、この位相比較回路によって検出 された位相遅れ量に応じた遅延を前記選択回路から出力 されたクロック信号に与えて前記配線部に出力する遅延 回路と、を備えたことを特徴とする。

[0017]

【発明の実施の形態】本発明による半導体集積回路装置 の第1の実施の形態の構成を図1に示す。この実施の形 20 カウンタ25に送る。するとこの制御信号に基づいてア 態の半導体集積回路装置工は、複数の機能ブロック3 a, 3b, 3c, 3dを有し、各機能ブロック3i(i -a, b, c, d) はDLL (Delay Locke d Loops)回路5と、クロック入力端部6と、ツ リー部7と、負荷回路8 (例えばフリップフロップ群か らなるシフトレジスタ8)と、クロック出力端部9とを 備えている。

【0018】半導体集積回路装置1の外部から送られて くるクロック信号 [6] (以下、基準クロック [6] ともい う) は、各機能ブロック3 i (i=a, b, c, d) の DLL回路5に入力される。各機能ブロックのDLL回 路5は、基準クロック「0 およびクロック出力端部9か らのクロック信号を受け、この基準クロック「0 に対し て一定の遅延量(基準クロック f o の 1 周期または半周 期の遅延量)を有するクロック信号を生成してクロック 入力端部6に送出する。

【0019】クロック入力端部6に送られたクロック信 号は分配されてツリー部7に送られ、各ツリー部7から 負荷回路8に送られる。そして各ツリー部7の終端であ 路5に帰還される。

【0020】上記DLL回路5は図2に示すように可変 ディレイライン21と、切り替え回路22と、位相比較 器24と、アップダウンカウンタ25とを備えている。 可変ディレイライン21は基準クロック「0を受け、こ の基準クロック foと、この基準クロック foから遅延 素子1個分の遅延、遅延素子2個分の遅延、遅延素子3 個分の遅延、…遅延素子 n 個分の遅延したクロック信号 を出力する。この可変ディレイライン21の具体的な構 成は、図4(a)に示すように、例えばインバータから。 6

なる遅延素子33が、1個直列に接続された第1の直列 回路、2個直列に接続された第2の直列回路、3個直列 に接続された第3の直列回路等を有している。そして入 力端31に基準クロックが入力され、出力端38aから は基準クロック 10 が出力され、第1の直列回路の出力 端38bからは遅延素子1個分の遅延量を有するクロッ ク信号が出力され、第2の直列回路の出力端38cから は遅延素子2個分の遅延量を有するクロック信号が出力 され、第3の直列回路の出力端384からは遅延素子3 - 10 - 個分の遅延量を有するクロック信号が出力される構成と なっている。

【0021】また図4(b)に示すように複数個の遅延 素子33を直列に接続し、各段の遅延素子33の出力端 からクロック信号を取り出すような構成としても良い。 【0022】再び図2において、位相比較器24は基準 クロック fo とクロックツリー7の末端から送られてく る末端クロックとの位相を比較し、末端クロックと基準 クロック fo との位相差が所定値(例えば基準クロック T₀ の1周期分)となるような制御信号をアップダウン ップダウンカウンタ25がカウント値を1だけカウント アップまたはカウントダウンし、カウント値を切り替え 回路22に送る。なお、上記位相差が零の場合はアップ ダウンカウンタ25はカウント値を変えない。

【0023】切り替え回路22はアップダウンカウンタ 25のカウント値に基づいて可変ディレイライン21の 出力端を選択し、選択した出力端から出力されるクロッ ク信号をクロックツリーでに送る。例えばカウント値が 1だけアップされた場合は位相差が遅延素子 1個分だけ 30 増えるように可変ディレイライン21の出力端が選択さ れ、カウント値が1だけダウンされた場合は、位相差が 遅延素子1個分だけ減るように可変ディレイライン21 の出力端が選択される。

【0024】このようにしてDLL回路5が構成されて いることにより、図3(a)に示すように基準クロック foと末端クロックとの間に遅延(位相差)がある場合 は上記D L L 回路 5 によって、図3(b)に示すように 未端クロックと基準クロック foの立ち上がりエッジが 一致するように、すなわち未端クロックが基準クロック るクロック出力端部9を介してクロック信号がDLL回 $-40-\mathrm{f}_0$ からこの基準クロック f_0 の1周期分遅れるように 調整されることになる。

> 【0025】以上説明したように第1の実施の形態の半 導体集積回路装置によれば、各機能ブロック3i(i= a, b, c, d) においてDLL回路5が設けられたこ とにより、各機能ブロック3i(i-a, b, c, d) に入力する基準クロックfoと未端クロックとの位相差 を零とすることが可能となる。これによりプロセス変動 等があってもクロックスキューが生じるのを可及的に防 止することができる。

【0026】次に本発明による半導体集積回路装置の第

2の実施の形態の構成を図5に示す。この実施の形態の 半導体集積回路装置は図1に示す第1の実施の半導体集 積回路装置において、PLL回路2を設けたものであ る。このPLL回路2は、外部からのクロック信号 f_1 と、機能ブロック3a,3b,3c,3dの未端が短絡 されて、この短絡された末端からのクロック信号とに基づいて、基準クロック信号 f_0 を生成し、この基準クロック信号と上記短絡された末端からのクロック信号との 位相差が零となるように調整する。なおれを正の整数と したとき基準クロック信号 f_0 の周波数はクロック信号 「1の周波数の n倍または1/n倍となっている。そして基準クロック f_0 は第1の実施の形態と同様に各機能 ブロック3iー(iーa,b,c,d)のDLL回路5 に入力される。

【0027】このような構成としたことにより、各機能 ブロック3i(i=a,b,c,d)間の位相差を補正 することが可能となる。

【0028】なおこの第2の実施の形態も第1の実施の 形態と同様の効果を奏することは言うまでもない。

【0029】次に本発明による半導体集積回路装置の第3の実施の形態の構成を図6に示す。この実施の形態の半導体集積回路装置40は、制御ブロック41と、入力ブロック43と、記憶ブロック45と、出力ブロック47とを備えている。

【0030】制御ブロックオ1はDLL回路オ1aとフリップフロップ41b1,41b2,41b3,とを備えている。また入力ブロックオ3はDLL回路オ3aと、フリップフロップ43b1,43b2,…からなるシフトレジスタと備えている。記憶ブロックオ5はDLL回路45aと、フリップフロップ45bと、フリップフロップ45c1,45c2,…と、フリップフロップ45d1,45d2,…と、RAM(Random Access Memory) 46 とを備えている。

【0031】また出力ブロック47はDLL回路47aと、フリップフロップ47b₁ , 47b₂ , …からなるシフトレジスタとを備えている。

【0032】次にこの実施の形態の構成と動作を説明する。まず外部から送られてくる基準クロック f_0 が各プロックの各DLL回路 A_1 A_2 A_3 A_4 A_5 A_5

【0033】コントロールブロックオ1内のフリップフロップオ1 b_1 は上記クロック信号を受信すると、所定のタイミング後に入力ブロック43に直並列変換開始の指令信号を送出する。すると、入力ブロック43のシフトレジスタが動作を開始し、外部からシリアルに送られてきたデータをDしし回路43aからのクロック信号に基づいて、取り込み、並列データに変換する。

8

【0034】そしてこの直並列変換が終了すると、フリップフロップ41b2から記憶ブロック45にイネーブル信号が送られる。すると入力ブロック43のシフトレジスタを構成するフリップフロップ43b1、43b2、…に記憶されたデータが、DLL回路45の出力に基づいて記憶ブロック45の対応するフリップフロップ45c1、45c2、…に取り込まれる。またこのとき制御ブロック41のフリップフロップ41b2からフリップフロップ45bを介してRAM46に書き込みイルのプリップフロップ45bを介してRAM46に送られる。そして上記取り込まれたデータを格納すべきRAM46内のアドレス信号がフリップフロップ45bを介してRAM46に送られる。そして上記取り込まれたデータは、DLL回路45aからのクロック信号に基づいてフリップフロップ45c1、45c2、…からRAM46に送られ、記憶される。

【0035】その後、制御ブロック41のフリップフロップから記憶ブロック45のフリップフロップ15bを介してRAM46に読み出しイネーブル信号及びアドレス信号が送られると、RAM46からデータが読み出されて、フリップフロップ45 d_1 , $45d_2$, …に格納される。

② 【0037】以上説明したようにこの第3の実施の形態によれば、プロセスによる変動等があっても各機能プロックにDLL回路が設けられていることにより、クロックスキューが生じるのを防止できる。

【0038】上記第1乃至第3の実施の形態の半導体集 積回路装置においては、各機能ブロックはDLL回路5 を有していた。そしてこのDLL回路5は例えば図2に 示すように可変ディレイラインを有している。一般に可 変ディレイラインの占有面積は大きいため、DLL回路 5の占有面積が大きくなり、チップサイズが増大すると 40 いう問題を生じる。これを防止することが可能な半導体 集積回路装置を第4の実施の形態として説明する。

【0039】本発明による半導体集積回路装置の第4の 実施の形態を図9乃至図11を参照して説明する。図9 は第4の実施の形態の構成を示すブロック図、図10は 第4の実施の形態に用いられるDしし回路の構成を示す ブロック図、図11は第4の実施の形態の動作を説明す る波形図である。

【0040】この第4の実施の形態の半導体集積回路装置1は、図5に示す第2の実施の形態の半導体集積回路 50 装置のPLL回路2をPLL回路2Aに置換えるととも に、各機能ブロック3 i (i - a, b, c, d) のD L L 回路 5 を D L L 回路 5 A に置換え、更に機能ブロック3 a, 3 b, 3 c, 3 d の未端を 短絡 しないようにした 構成となっている。

【0041】PLL回路2Aは外部からのクロック信号 f_1 に基づいて基準クロック信号 f_0 と、この基準クロック信号から位相が90度遅れたシフトクロック信号 f_0 とを生成し、各機能ブロック3i(i=a,b,c,d)に供給する。

【0042】Dしし回路5Aは図10に示すようにインバータゲート81,82と、切り換え回路84と、位相比較器86と、プログラマブル遅延回路88とを備えている。

【0.043】インバータゲート81は基準クロック信号 f_0 を反転し、この反転したクロック信号、すなわち基準クロック信号から位相が180度遅れたシフトクロック信号 f_{180} を切り換え回路84に供給する。インバータゲート82はクロック信号 f_{90} を反転し、この反転したクロック信号、すなわち基準クロック信号 f_{270} を切り換え回路84に供給する。したがって切り換え回路84には、図11(a)~11(d)に示すクロック信号 f_{00} , f_{180} , f_{270} が供給されることになる。

【0.044】位相比較器8.6は、0ロックツリー7の出力である0ロック信号 $\Gamma_{\rm in}$ と基準0ロック信号 $\Gamma_{\rm 0}$ およびシフトクロック信号 $\Gamma_{\rm in}$ の、基準0ロック $\Gamma_{\rm 0}$ からの位相遅れ量 $\Gamma_{\rm 0}$ なんなを検出する。そしてこの位相遅れ量 $\Gamma_{\rm 0}$ ない $\Gamma_{\rm 0}$ ので $\Gamma_{\rm 0}$ ので $\Gamma_{\rm 0}$ ので $\Gamma_{\rm 0}$ ので $\Gamma_{\rm 0}$ にある場合(例えば $\Gamma_{\rm 0}$ ので $\Gamma_{\rm 0}$ ので $\Gamma_{\rm 0}$ にある場合(例えば $\Gamma_{\rm 0}$ ので $\Gamma_{\rm 0}$ ので $\Gamma_{\rm 0}$ ので $\Gamma_{\rm 0}$ にある場合(例えば $\Gamma_{\rm 0}$ ので $\Gamma_{\rm 0}$ ので $\Gamma_{\rm 0}$ にある場合(例えば $\Gamma_{\rm 0}$ ので $\Gamma_{\rm 0}$ で $\Gamma_{\rm 0}$ の $\Gamma_{\rm 0}$ にある場合(例えば $\Gamma_{\rm 0}$ の $\Gamma_{\rm 0}$ で $\Gamma_{\rm 0}$ で $\Gamma_{\rm 0}$ で $\Gamma_{\rm 0}$ にある場合(例えば $\Gamma_{\rm 0}$ の $\Gamma_{\rm 0}$ で $\Gamma_$

- (1) $0 \le \Delta \alpha \le 90$ の場合
- (2) $9.0 < \Delta \alpha \le 1.8.0$ の場合
- (3) 180<Δα≦270の場合
- (4) 270<Δα≦360の場合

したがってプログラマブル遅延回路88からクロックツリー7に供給されるクロック信号 $f_{\rm out}$ は、切り換え回路84からプログラマブル遅延回路88に供給されたクロック信号を $\Delta\beta$ だけ遅らせたものとなる。

【0047】これにより、上記クロック信号 $\Gamma_{\rm out}$ がクロックツリー7を通過したときにはクロックツリー7の は することになる。 出力信号は基準クロック信号 Γ_0 から Γ_0 用期遅れたクロック信号(図11(g)参照)となる。この理由は以下の通りである。例えば、クロック信号 $\Gamma_{\rm in}$ の位相遅れ量 $\Delta\beta$ は0 $<\Delta\beta< \Delta\alpha$ が0 $<\Delta\alpha \leq 9$ 0の範囲にあるとすると、切り換え 回路 8 π 3 の実施の形態に回路 8 π 3 の実施の形態に回路 8 π 3 の実施の形態に回路 8 π 4 からプログラマブル遅延回路 8 π 8 にはシフトクロック信号 π 5 π 7 に供給される。そしてこのシフトクロック信号 π 6 π 6 π 7 に供給されることになる。このクロック信号 π 0 の実施の形態と下がクロックツリー7を通ることによって π π 7 に関連素子から権がクロックツリー7を通ることによって π π 7 に関連素子から権

10

 $I_{-}(f_{-})$ に示す I_{-} I_{-}

【0.0.4.5】切り換え回路8.4は位相比較器8.6からの指令信号に基づいて、4個のクロック信号 f_0 , f_{90} , f_{180} , f_{270} の中から1つを選択し、この選択した信 20 号をプログラマブル遅延回路8.8 に供給できるように接続を切り換える。例えば位相比較器8.6からシフトクロック信号 f_{180} を選択する指令信号を受けた場合は、切り換え回路8.4はシフトクロック信号 f_{180} を選択してこのシフトクロック信号 f_{180} がプログラマブル遅延回路8.8に供給されるように接続を切り換える。

【0046】プログラマブル遅延回路8は、位相比較器 86で検出された、クロック信号 $f_{\rm in}$ の基準クロック信号 f_0 に対する位相遅れ量 $\Delta\alpha$ に基づいた所定の遅延量 $\Delta\beta$ だけ、切り換え回路84から供給されたクロック信 30 号を遅らせる。この $\Delta\beta$ は次のような値となる。

 $\Delta \beta = 9.0 - \Delta \alpha$

 $\Delta \beta = 1.8.0 = \Delta \alpha$

 Δ $\beta=2$ 7 0 = Δ α

 $\Delta \beta = 360 - \Delta \alpha$

ため、クロックツリー 7 から出力されるクロック信号は 基準クロック信号 f $_0$ から 3 6 0 度(= 2 7 0 1 Δ β Δ α)遅れたものとなる。

【0048】以上説明したように第4の実施の形態の半 導体集積回路装置も第2の実施の形態と同様の効果を有 することになる。

【0049】またこの第4の実施の形態においてはプログラマブル遅延回路88によって調整される位相遅延量 $\Delta\beta$ は0 $<\Delta\beta$ <90である。これに対して第1万至第3の実施の形態に用いられたDLL回路5(図2参照)の可変ディレイライン21によって調整される位相遅延量 $\Delta\beta$ は0 \leq $\Delta\beta$ <360となる。

【0050】これにより第4の実施の形態に用いられる DLL回路5Aのプログラマブル遅延回路88は、第1 の実施の形態と同様に図4(a)または図4(b)に示 50 す遅延素子から構成してもDLL回路5の可変ディレイ 11

ライン21の大きさの約1/4とすることが可能とな り、DLL回路5Aのチップにおける占有面積を小さく することができる。

【0051】なお、この第4の実施の形態において、位 相比較器 8.6 によって検出される位相遅延量 Δ α はクロ ック信号 finと基準クロック信号 foの立上がりを検出 することによって求めることができる。

【0052】またこの第4の実施の形態においてはPL L回路2Aから各DLL回路5Aに供給されるクロック 信号はクロック信号 [0, 190であったが、PLL回路 $I\theta$ ック図。 2 AからD L L 回路 5 A にクロック信号 f₁₈₀ , f₂₇₀ をも供給するように構成しても良い。このとき、DLL 回路5A内のインバータゲート81,82は不要とな る。またPLL回路2Aから各DLL回路5Aに、各々 が基準クロック信号 10からの位相をシフトした3個以 上のクロック信号を供給するように構成しても良い。

【0053】また第4の実施の形態用いたDLL回路5 Aをを第1の実施の形態のDLL回路5の代わりに用い ても良い。この場合、図12に示すように各DLL回路 5 Aには半導体集積回路装置1の外部から基準クロック 20 8 負荷回路 信号 I_0 とこの基準クロック信号 I_0 の位相を9.0度シ フトしたクロック信号 f 90とが供給されることになる。

[0054]

【発明の効果】以上述べたように、プロセスによる変動 等があっても、クロックスキューが生じるのを防止する ことができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態の構成を示すブロッ

【図2】 本発明にかかるD L L 回路の具体的な構成を示 30 45b フリップフロップ **すブロック図。**

【図3】図2に示すDLL回路の動作を説明する波形 図。

【図4】図2に示すDLL回路にかかる可変ディレイラ インの構成例を示す回路図。

【図5】本発明の第2の実施の形態の構成を示すブロッ ク図。

【図6】本発明の第3の実施の形態の構成を示すブロッ ク図。

【図7】従来の半導体集積回路装置の構成を示すブロッ 40

ク図。

【図8】従来の半導体集積回路装置の他の構成を示すブ ロック図。

12

【図9】本発明の第4の実施の形態の構成を示すブロッ

【図10】第4の実施の形態に用いられるDLL回路の 具体的な構成を示すブロック図。

【図11】第4の実施の形態の動作を説明する波形図。

【図12】本発明の第5の実施の形態の構成を示すプロ

【符号の説明】

1 半導体集積回路装置

2 PLL回路

2A PLL回路

3 i (i-a, b, c, d) 機能ブロック

5 DLL回路

5 A D L L 回路

6 クロック入力端

7 ツリー

9 クロック出力端

4.1 制御ブロック

4.1a DLL回路

 $4 + b_i$ (i = 1, ...3)

4.3 入力ブロック

43a DLL回路

43 b;(i— 1、…) フリップフロップ

4.5 記録ブロック

4.5 a DLL回路

 $45c_{1}$ (i=1, ...) $71/\sqrt{7}$

 $45d_{i}$ ($i=1, \dots$) 7 y y y y z y z

4.6 RAM


47 出力ブロック


47a DLL回路

8-4 切り換え回路

8.6 位相比較器


88 プログラマブル遅延回路







_38b


o√ 38a





遅延素子


















【図 1 2】



フロントページの続き

(51) Tnt, C1. ⁶ 識別記号 F 1 H 0 3 K 5/13 H 0 3 L 7/06 J

(72) 発明者 関 敬 子

神奈川県川崎市川崎区駅前本町25番地 1 東芝マイクロエレクトロニクス株式会社内